فلیپ فلاپ RS

فلیپ فلاپ یک دستگاه دو پایا( دوپایا نوعی ویژگی مداری که برای یک ورودی معلوم در حالت پایدار در خروجی می‌دهد .) است. سه دسته از فلیپ فلاپ‌ها وجود دارد که به نام‌های

Latches/pulse-triggered flip-flop/Edge- triggered flip flop. شناخته می‌شوند.

در این set به این معنی است که خروجی مدار برابر با 1 است و کلمه reset به معنای 0 بودن خروجی‌است.

دو نوع فلیپ فلاپ وجود دارد یکی فلیپ فلاپ RS و فلیپ فلاپ JK . در این مقاله RS Flip Flop به تفصیل توضیح داده‌شده‌است.

فهرست مطالب :

• NAND Gate RS Flip – Flop
• حالت set
• حالت reset
• فلیپ فلاپ NOR Gate RS

RS به عنوان یکی از اساسی ترین مدارهای منطقی ترتیبی در نظر گرفته می‌شود. فلیپ فلاپ یک دستگاه حافظه یک بیتی دو پایااست.

فلیپ فلاپ دارای دو ورودی است، یکی به نام “SET” که دستگاه را تنظیم می‌کند (خروجی = 1) و دارای برچسب S است و دیگری به عنوان “RESET” شناخته‌می‌شود که دستگاه را تنظیم مجدد می‌کند (خروجی = 0) با برچسب R. RS می ایستد. برای SET/RESET.

فلیپ فلاپ با کمک ورودی RESET به حالت اولیه باز می‌گردد و خروجی Qاست که در سطح منطقی “1” یا منطقی 0 خواهدبود. بستگی به شرایط تنظیم/تنظیم مجدد فلیپ فلاپ دارد. کلمه فلیپ فلاپ به این معنی‌است که می توان آن را به یک حالت منطقی “FLIPPED” یا به حالت دیگر “FLOPPED”برگرداند.

مدار فلیپ فلاپ RS گیت اصلی NAND برای ذخیره داده ها استفاده‌می‌شود و بنابراین بازخورد هر دو خروجی خود را دوباره به ورودی های خود ارائه می‌دهد. فلیپ فلاپ RS در واقع دارای سه ورودی SET، RESET و خروجی فعلی Q مربوط به وضعیت فعلی‌است.

نماد فلیپ فلاپ RS در زیر نشان داده‌شده‌است:

فلیپ فلاپ NAND Gate RS

یک جفت گیت NAND2 واحدی متقابل ، ساده‌ترین راه برای ایجاد یک set/reset یک بیتی فلیپ فلاپ RS است. Set/Reset bi-stable یا یک ضامن گیت فعال LOW RS NAND را تشکیل می‌دهد. بازخورد از هر خروجی به یکی از ورودی های دروازه NAND دیگر تغذیه می‌شود .

دستگاه از دو ورودی تشکیل شده‌است. یکی به نام SET، (S) و دیگری به نام RESET، (R) شناخته‌می‌شود.

دو خروجی Q و Ǭ هستند که در شکل زیر نشان داده‌شده‌است:

حالت set

با توجه به مدار فوق . اگر ورودی R در سطح منطقی “0” (R = 0) و ورودی S در منطق “1” (S = 1) باشد، گیت NAND Y حداقل یکی از ورودی های خود را در منطق “0” دارد.

“. بنابراین، خروجی Q آن باید در سطح منطقی “1” باشد (اصول دروازه NAND). خروجی (Q) به ورودی “A” باز می‌گردد. هر دو ورودی دروازه های NAND X در منطق “1” هستند، و بنابراین، خروجی Q آن باید در سطح منطقی “0” باشد.

ورودی تنظیم مجدد R حالت خود را تغییرمی‌دهد و HIGH به منطق “1” با S ثابت در منطق “1” می رود. ورودی NAND گیت Y اکنون (R = 1) و (B = 0)هستند. خروجی در Q در HIGH یا در سطح منطقی “1” باقی می ماند زیرا یکی از ورودی های آن هنوز در سطح منطقی “0” است.

در نتیجه تغییری در وضعیت ایجاد نمی‌شود. بنابراین، به مدار فلیپ فلاپ “LATCHED” یا “SET” با Q = 1 و Ǭ = 0 گفته‌می‌شود.

حالت reset

در این حالت دو پایا، Q در سطح منطقی «0» و خروجی معکوس آن Q در سطح منطقی «1» است. و با (R = 1) و (S = 0) داده می‌شود. از آنجایی که گیت X یکی از ورودی های خود را در منطق “0” دارد، خروجی Q باید با سطح منطقی “1” برابر باشد. (طبق اصل دروازه NAND). خروجی Q به ورودی B تغذیه می‌شود، بنابراین هر دو ورودی به دروازه NAND Y در منطق “1” هستند، بنابراین Q = 0.

اگر ورودی مجموعه S اکنون حالت را به منطق “1” تغییردهد و ورودی R در منطق “1” باقی بماند، خروجی Q همچنان در سطح منطقی “0” LOW باقی می‌ماند. و هیچ تغییری در وضعیت وجود ندارد.

بنابراین، حالت “RESET” مدارهای فلیپ فلاپ قفل‌شده‌است.

جدول  Set/Reset در زیر آورده‌شده‌است:

از جدول صدق، واضح است که وقتی هر دو ورودی S = 1 و R = 1 خروجی های Q و Ǭ بسته به وضعیت ورودی ها می توانند در هر دو سطح منطقی ‘1’ یا «0»باشند.

هنگامی که حالت ورودی R = 0 و S = 0 یک شرط نامعتبراست و باید از آن اجتناب شود زیرا هر دو خروجی Q و Ǭ را در سطح منطقی “1” به طور همزمان‌می‌دهد و شرط لازم این است که Q معکوس باشد. Ǭ.

RS Flip Flop

فلیپ فلاپ به حالت ناپایدار می رود زیرا هر دو خروجی LOWمی‌شوند. این وضعیت ناپایدار زمانی ایجاد می‌شود که ورودی LOW به HIGH تبدیل شود. فلیپ فلاپ به یک حالت یا حالت دیگر سوئیچ می‌شود و هر یک از خروجی های فلیپ فلاپ سریعتر از دیگری سوئیچ‌می‌شود. این وضعیت ناپایدار به عنوان حالت متا پایدار شناخته‌می‌شود.

فلیپ فلاپ RS دو پایدار فعال یا روی منطق “1” اعمال شده به ورودی S آن تنظیم‌می‌شود و با منطق “1” اعمال شده به R غیرفعال یا بازنشانی‌می‌شود. اگر هر دو مجموعه، فلیپ فلاپ RS در شرایط نامعتبر گفته‌می‌شود. و ورودی های ریست به طور همزمان فعال می‌شوند.

فلیپ فلاپ NOR Gate RS

نمودار مدار فلیپ فلاپ گیت NOR در شکل زیر نشان داده‌شده‌است:

یک فلیپ فلاپ ساده یک بیتی RS با استفاده از دو گیت NOR جفت شده متقابل که در یک پیکربندی متصل شده اند ساخته‌می‌شوند. مدار مشابه مدار گیت NAND کار خواهد کرد.

ورودی ها HIGH فعال هستند و شرایط نامعتبر زمانی وجود دارد که هر دو ورودی آن در سطح منطقی ‘1’ باشند.

گیت NOT